本标准规定了集成电路的生产制造、工程应用和贸易等中使用的基本术语。本标准适用于与集成电路有关的生产、工程、科研、教学和贸易等。 GB 9178-1988 集成电路术语 GB9178-1988 标准下载解压密码：www.bzxz.net

UDC621.3.049.77：001.4
中华人民共和国国家标准
9178-88
集成电路术语
Terminology for integrated circuits1988-05-19发布
1988-10-01实施
家标准局
050928071383
基础术语.
数字集成电路…
模拟集成电路…
接口集成电路
混合集成电路及其他
附录A
组合集成电路和时序集成电路凡例（参考件）附录B
中文索引（参考件）
英文索引（参考件）
（1）
.（26）
（36）
（58）
：（62）
·（74）
·（86）
中华人民共和国国家标准
集成电路术语
Terminology for integrated circuitsUDC621.3.049.77
GB9178-88
本标准规定了集成电路的生产制造、工程应用和贸易等中使用的基本术语。本标准适用于与集成电路有关的生产、工程、科研、教学和贸易等。1基础术语
通用术语
微电子学
microelectronics
高度小型化电子线路的构成和应用的学科。1.1.2微电路
microcircuit
具有高密度等效电路元件和（或）部件，并可作为独立件的微电子器件。注：微电路可以是微型组件或集成（微）电路。1.1.3
集成电子学
integrated electronics
集成电路的设计、制造和使用的工艺和技术。1.1.4集成电路
integrated circuit
将若干电路元件不可分割地联在一起，并且在电气上互连，以致就规范、试验、贸易和维修而言，被视为不可分割的一种电路。注：本定义的电路元件没有包封或外部连接，并且不能作为独立产品规定或销售。1.1.5
集成微电路
integrated microcircuit
将若干电路元件不可分割地联在一起，并且在电气上互连，以致就规范、试验、贸易和维修而言，被视为不可分割的一种微电路。注：①见1.1.4中注。
②在不会误解的情况下，术语“集成微电路”可简写为“集成电路”③为了说明制造具体集成电路所应用的技术，可进一步采用限定语。例如：
半导体单片集成电路；
半导体多片集成电路；
薄膜集成电路；
国家标准局1988-05-19批准
1988-10-01实施
微型组件
-厚膜集成电路：
一混合集成电路。
micro--assembly
GB 9178-88
由各种独立制造，并能在组装和封装前进行测试的元件和（或）集成微电路组成的微电路。注：①本定义的元件有包封和外部连接，而且可作为独立产品来规定和销售。②为了说明制造具体微型组件所应用的技术，可进一步采用限定语。例如：
半导体多片微型组件：
一分立元器件微型组件。
半导体器件
semiconductordevice
基本特性是由于载流子在半导体内流动的器件。电路元件
circuit element
在集成电路中完成某种电学功能的无源或有源元件。有源元件
activeelement
一种主要对电路提供整流、开关和放大功能的（电路）元件。注：有源元件在电路中，也可以起到电阻和电容的作用，或者是将外部能量从一种形式转化为另一种形式。
例如：二极管、晶体管、半导体集成电路、光敏半导体器件和光发射半导体器件等。1.1.10无源元件
passive element
对电路功能起电阻、电容或电感，或是它们组合作用的元件。注：例如电阻器、电容器、电感器等。1（半导体器件的）引出端
terminal
（ofsemiconductor
device)
规定的外部可用连接点。
1.1.12空引出端
blank terminal
无内部连接，可用作外部连线的支撑而对器件功能无影响的引出端。若（通过外连线）在此端施加电压，则不超过此电路的最高电源电压额定值注：①缩写形式为NC（无内部连接）②如果允许施加较高电压应注明。1．1．13非可用引出端
non-usable terminal
正常应用时不应使用，且其可有或可无内部连接的引出端。2
注：缩写形式为NU。
1.1.14电极
electrode
GB9178-88
半导体器件的规定区域与连引出端的内引线之间的提供电学联接的部分。1.1.15功能框图
functional--blockdiagram
按功能表示复杂集成电路内部基本单元结构的图。1.1.16封装外形图
packageoutlinedrawing
规定尺寸特征和机械互换性要求等有关特征的封装图形。1.2器件类型
微电路模块
microcircuit
module
为实现一种或多种电路功能而设计和制造的微型组件或微电路与分立元器件的组件。在规范特性试验、贸易和维修上，它是一个不可分割的整体。注：为说明制造具体电路所应用的技术，可进一步采用限定语，这在混合集成电路情况下更为需要。半导体集成电路
semiconductor integrated circuit在半导体内部和上面形成元件并互连的集成电路。单片集成电路
monolithicintegrated eircuit全部元件制作在一块半导体芯片上的集成电路。多片集成电路免费标准下载网bzxz
multichipintegratedcircuit
个封装体内仅装有两个或多个半导体芯片的集成电路。膜集成电路
film integrated cireuit
元件和互连均以膜形式在绝缘基片表面上形成的集成电路。膜元件可以是有源或无源的。
混合集成电路
circuit
hybridintegrated
由半导体集成电路与膜集成电路的任意组合，或由任何这些电路同分立元件的任意组合形成的集成电路。
双极型集成电路
bipolar integrated circuit
以双极型晶体管为基本有源元件构成的集成电路。金属－氧化物－半导体集成电路（MOSIC）1.2.81
metal-oxide-semiconductorintegratedcircuit（MOSIC）
GB 9178-88
以金属－氧化物－半导体场效应晶体管为基本有源元件构成的集成电路。数字集成电路
digital integrated circuit
在输入端和输出满七用数字信号工作的集成电路。注：①在这个定义中，输入端和输出端不包括静态电源。②在一些数字电路中，例如某些类型的非稳态电路，不必有输入端。③当不会误解时，“集成”可从术语中省略。1.2.10模拟集成电路
anaiogueintegrated circuit
对表示连续物理量的电流或电压进行放大、转换、调制、传输、运算等的集成电路。它可分为线性集成电路和非线性集成电路。注：见1.2.9注③。
1.2.11接口集成电路
interface integrated circuit以其输入端和输出端来连接电子系统中电信号互不相容的各个部分的集成电路。注：①输入和输出信号可以是下述形式中的任一种：a、数字输入，模拟输出；
b．模拟输入，数字输出；
c．数字输入，数字输出；
d模拟输入，模拟输出。
在第“c”种形式中输入数字信号电平和输出数字信号电平不同。②见1.2.9注③。
1，2：12存购器集成电路
integrated circuit memory
由存贮单元组成，通常还包括一些相关电路，如地址选择器、放大器等的集成电路。注：见1.2.9注③。
1.2.13微处理器集成电路
integrated circuit microprocessor一种具有以下功能的集成电路：a，能够按编码指令操作：
b：能够按指令接收用于处理的和（或）存贮的编码数据；能够按指令对输入数据及存贮在电路内寄存器的和（或）外存贮器的有关数据进行算术逻辑运算；能够按指令发送编码数据；C．能够接收和（或）发送用以控制和（或）描述微处理器集成电路的操作或状态的信号。注：④这些指令可以是输入、固定或保存在一个内存贮器中的。②见1.2.9注③。
1.3材料及工艺
晶片（圆片）
GB 9178-88
一种半导体材料或将这种半导体材料沉积到衬底上面形成的薄片或扁平圆片，在它上面可同时制作出一个或若干个器件，然后将它分割成芯片。芯片
chip(die)
从含有器件或电路阵列的晶片上分割的至少包含有一个电路的部分。衬底
substrate
在其表面和内部制造器件或电路元件的材料。基片
substrate
对膜电路元器件和（或）外贴元器件形成支撑基体的片状材料。膜
用任何淀积工艺在固体基片上形成的固体层。1.3.6
平面工艺
planar technique
采用掩膜扩散、金属化、光刻等技术，在衬底上制造元器件和电路的过程。外延工艺
epitaxy technique
在衬底上生长一层与衬底有相同或相近晶相的半导体材料的过程。光刻工艺
photolithography.technique
利用曝光、显影、刻蚀等技术，在表面涂敷有光致抗蚀剂膜的晶片上，制作出所需图形的过程。
真空蒸发
vacuumevaporation
在真空中将材料加热，并使其蒸发淀积在其他材料表面上形成膜的过程。1.3.10扩散工艺
diffusiontechnique
将杂质原子扩散到半导体晶体中，在该晶体中形成P型或N型电导率区域的过程。1.3.11离子注入
ion implantation
将被加速的离子注入到半导体晶体中，在该晶体中形成P型、N型或本征导电区。1.3.12溅射
sputtering
利用辉光放电中气体离子的轰击使电极材料释出，并淀积在其他材料表面上形成膜的过程。1.3.13金属化
metallization
GB9178-88
淀积一层金属膜，并制作布线图形，从而形成所需内连线等的过程。1.3.14表面钝化
surfacepassivation
在P区、N区和PN结形成以后，在半导体表面生长或涂敷一层保护膜的过程。1.3.15保护涂层
protective coating
涂在电路元件表面作为机械保护和防止污染的绝缘材料层。1.3.16引线键合
wirehonding
为了使细金属丝与芯片上规定的金属化区或底座上规定的区域形成欧姆接触，而对它们施加应力的过程。
1.3.17封装
encapsulation
为抵抗机械、物理和化学应力，用某种保护介质包封电路和元器件的通用工艺。灌封
embedding
采用能够固化的树脂对电路、组件的主体进行埋置的过程。例如：
铸塑；
一浇灌：
浸涂：
连续模压
1.3.19外壳（封装）
package
(case)
集成电路的全包封或部分包封体。它提供：-机械保护；
环境保护；
一外形尺寸。
外壳可以包含或提供引出端，它对集成电路的热性能产生影响。1.3.20底座
header
封装体中用来安装半导体芯片的部分。1.3.21
机械标志
mechanical index
自动操作时提供方位的特征（例如键、凹槽、V形槽口、平面、细沟槽、凹陷等）。注：通常作为鉴别第一引出端位置的参考特征的引出端识别标志与此标志重合。检验和特性
1.4.1检验
inspection
GB 9178-88
用测量、检查、试验或其他方法，把单位产品与要求条件对比的过程。1.4.2筛选
sereening
为了检测并剔除潜在的失效，对一生产批中的全部产品所作的检验或试验。能力鉴定电路（CQC）
capabilityqualifyingcircuit
（CQC）
用来部分或全面的评价申报能力的一种试验样品。它可以是专门设计的试样，或是正常生产的电路，也可以是以上两种情况的结合。加速试验
acceleratedtest
为缩短试验时间，在不改变失效机理的条件下，用加大应力的方法所进行的试验。注：通常可分为恒定应力、步进应力和序进应力试验。最坏情况条件（对单一特性）
worst-casecondition
(for a single characteristic)分别从规定的范围内选择出来的，并同时施加这些条件，使得对所考虑的特性产生最不利的值。
1.4.6静态参数
staticparameters
用来表示集成电路和元器件直流特性的电参数。例如：直流电压、直流电流或直流电压比、直流电流比，或直流电压与直流电流之比。动态参数
dynamicparameters
用来表示集成电路和元器件交流特性的电参数。例如：电压或电流的方均根值及其随时间变化的值或它们之间的比。2数字集成电路
2．1组合集成电路和时序集成电路2.1.1
通用术语
数字信号
digital signal
不重叠值域为有限的随时间变化的物理量，用来传输或处理信息的。注：①物理量可以是电流、电压或阻抗等。②为方便起见，每一值域可用单一数值表示，例如标称值。2二进制信号
binary signal
仅有两个可能值域的数字信号。7
注：见2.1.1.1注②。
（二进制信号的）低值域
GB 9178-88
low range(of a binary signal)二进制信号的最低正电平（最低负电平）范围。注：通常用“L一一值域”表示这一范围，以及用“L一一电平”表示这一范围内的任意电平。（二进制信号的）高值域
high range (of a binary signal)二进制信号的最高正电平【最高负电平）范围。注：通常用“H一一值域”表示这一范围，以及用“H一一电平”表示这一范围内的任意电平。5输入端
input terminal
在其上施加信号，可直接改变电路输出组态（输出图形），或通过改变电路对其他引出端的响应方式，间接改变电路输出组态【输出图形）的引出端。三态输出
three-state output
在高电平和低电平时呈相对的低阻抗的源点或汇点，且在适当的输入条件下提供近似于开路的高阻态的二进制电路的输出。注：在功能表和功能（时序）图中，用Z表示高阻态。2.1.1.7
（二进制电路的）输入组态（输入图形）(input pattern) (of a binary circuit)inputconfiguration
在给定瞬间，输入端上低电平和高电平的组合。（二进制电路的）输出组态（输出图形）outputconfiguration（outputpattern)（ofabinary在给定瞬间，输出端上低电平和高电平的组合。circuit)
注：在不会混淆的情况下，可以用指定的输出端（参考输出端）上的信号电平（低电平或高电平）表示输出组态（输出图形）。
2.1.1.9功能表
function tahle
一种指明数字电路输入端和输出端上的数字信号值之间必需的或可能的关系，而这些数字信号值又是直接用电参量值或已规定电学含义的符号（例如二进制电路的L和H）来表示的表达方法。
通常：
一表中各列给出数字电路的一个输入端或一个输出端上的数字信号值；-一表中各行给出在（各）输入端上的数字信号的一组值，以及在（各）输出端上所产生的数字信号的结果值；
一如果输出端上的数字信号值是不确定的，则应用问号表示；一如果输入端上的数字信号值不起作用，则应用符号“L/H”或“X”表示。2.1.1.10真值表（用于数字变量间的关系）8.
GB 9178-88
truth table(for arelationbetween digital variables)一种用表格的形式给出一个或多个数字自变量与一个或多个数字因变量之间的逻辑关系；即对于数字自变量值的各种可能组合，能给出相对应的数字因变量值的表示方法。注：需要区分“功能表”与“真值表”，因为同一个数字电路可依据对数字电参量值任意选择的数字变量值完成几种不同的逻辑操作。2.11.11激励
excitation
一种输入组态（输入图形），或输入组态（输入图形）的变化。其作用能够直接或与已存在的预备状态一起使电路改变输出组态（输出图形）变化；或者将电路置于预备状态；或者取消或改变已存在的预备状态。注：①给定激励的再现或反复未必产生相同的结果。②某些情况下，激励使已建立的输出组态（输出图形）保持不变。2.1.1.12
（时序电路数字输入信号的）有效电平active level(of a digital input signal to a sequential circuit)能产生激励的数字输入信号电平。（时序电路数字输入信号的）有效转换2.1.1.13
activetransition（ofadigitalinputsignaltoasequentialcircuit)
一种数字输入信号从一个电平到另一个电平，并能产生激励的转换。注：有效转换也可能受信号斜率的限制。2.1.1.14（时序电路的）稳定输出组态【输出图形）stableoutputconfiguration
circuit)
（outputpattern）
（ofasequential
一种在产生它的激励或维持它的任何其他激励被非激励的输入组态（输入图形）代替后，或者在没有激励的情况下，仍保持不变的电路输出组态（输出图形）。注：任何由于不希望的电容、存贮时间和传输时间等作用而造成短时间的输出组态（输出图形）不予以考虑。
2.1.1.15（时序电路的）伪稳定输出组态【输出图形）pseudo-stableoutputconfigurationsequentialcircuit)
(outputpattern)（ofa
一种在产生它的激励或维持它的其他激励被非激励的输入组态（输入图形）代替后，则不再继续存在的输出组态（输出图形？注：见2.1.1.14注。
2.1.1.16（时序电路的）亚稳定输出组态（输出图形）meta-stabie output configurationsequentialcircuit)
output
pattern)
一种施加适当的激励之后，只在有限的延续时间内存在的输出组态（输出图形）。注：①亚稳定输出组态（输出图形）的延续时间，取决于电路设计以及产生这种输出组态（输出9
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。