GB 51122-2015.Code for design of integrated circuit assembly and test factory.
1总则
1.0.1 为规范集成电路封装测试厂的工程设计,做到安全适用、技术先进、经济合理、节能环保,制定本规范。
1.0.2 GB 51122适用于新建、改建和扩建的集成电路封装测试厂设计。
1.0.3 集成电路封装测试厂设计除应符合本规范外，尚应符合国家现行有关标准的规定。
2术语
2.0.1 晶圆 wafer
经过集成电路前工序加工后,形成了电路管芯的硅或其他化合物半导体的圆形单晶片。
2.0.2 中测 chip testing
对完成前工序工艺的晶圆进行器件标准和功能性电学测试。
2.0.3 磨片 wafer grinding
通过磨轮磨削等手段对晶圆背面减薄，以满足划片加工的厚度要求。
2.0.4 划片 wafer saw
将减薄后的晶圆切割成独立的芯片。
2.0.5 粘片 die bond
将切割好的芯片置放到引线框架或封装衬底或基座条带上。
2.0.6 焊线 wire bond
芯片上的引线孔通过金线或铜线等与框架衬底上的引脚连接,使芯片电路能与外部电路连通。
2.0.7 塑封 molding
环氧树脂经模注、灌封、压入等工序将芯片、框架或基板、电极引线等封为一体。
2.0.8 电镀 plating
在框架引脚上形成保护性镀层，以增强可焊性。
2.0.9 成品测试 testing
对包封后的集成电路产品分选测试的过程。

中华人民共和国国家标准
GB51122-2015
集成电路封装测试厂设计规范
Code for design of integrated circuit assembly and test factory2015-08-27发布
2016-05-01实施
中华人民共和国住房和城乡建设部中华人民共和国国家质量监督检验检疫总局联合发布
中华人民共和国国家标准
集成电路封装测试厂设计规范
Code for design of integrated circuit assembly and test factoryGB51122-2015
主编部门：中华人民共和国工业和信息化部批准部门：中华人民共和国住房和城乡建设部施行日期：2016年
中国计划出版社
2015北京
中华人民共和国国家标准
集成电路封装测试厂设计规范
GB51122-2015
中国计划出版社出版
网址.jhpress.com
地址：北京市西城区木辉地北里甲11号国宏大厦C座3层邮政编码：100038电话：（010）63906433（发行部）新华书店北京发行所发行
北京市科星印刷有限责任公司印刷850mmX1168mm1/322印张47千字
2016年3月第1版2016年3月第1次印刷☆
统书号：1580242：837
定价：12.00元
版权所有
慢权必究
侵权举报电话：（010）63906404如有印装质量问题，请寄本社出版部调换中华人民共和国住房和城乡建设部公告第887号
住房城乡建设部关于发布国家标准《集成电路封装测试厂设计规范》的公告现批准《集成电路封装测试厂设计规范》为国家标准，编号为GB51122一2015，自2016年5月1日起实施。其中，第5.3.1条为强制性条文，必须严格执行。本规范由我部标准定额研究所组织中国计划出版社出版发行。
中华人民共和国住房和城乡建设部2015年8月27日
本规范是根据住房城乡建设部《关于印发（2012年工程建设标准规范制订，修订计划>的通知》（建标201215号）的要求，由工业和信息化部电子工业标准化研究院电子工程标准定额站和信息产业电子第十一研究院科技工程股份有限公司会同有关单位共同编制完成。
本规范编制过程中，编制组经过广泛调查研究，认真总结实践经验并参考国内外有关标准广泛吸取了国内有关单位和专家的意见，并反复修改，经审否查定稿。本规范共分10章和1个附录，主要内容有：总则，术语，工艺设计厂址选择及布局、建筑与结构给排水与消防、电气净化空调及工艺排风，纯水与废水处理、气体与真空等。本规范中以黑体字标志的条文为强制性条文，必须严格执行。本规范由住房城乡建设部负责管理和对强制性条文的解释，工业和信息化部负责日常管理，信息产业电子第十一设计研究院科技工程股份有限公司负责具体技术内容的解释。执行过程中如有意见或建议请寄全信息产业电子第十一设计研究院科技工程股份有限公司《集成电路封装测试厂设计规范》管理组（地址：四川省成都市双林路251号，邮政编码：610021，传真：028-84333172）。本规范主编单位，参编单位主要起草人和主要审查人：主编单位：工业和信息化部电子工业标准化研究院电子厂程标准定额站
信息产业电子第十一设计研究院科技工程股份有限公司
参编单位：中国电子工程设计院江苏长电科技股份有限公司
无锡华润微电子有限公司
主要起草人：王毅勃勒
肖红梅
主要审查人：陈森新
陈光鸿
消劲戈
江元升李骥
车俊朱琳
夏双兵
黄一义宋祝宁
王开源
李建强
郑秉孝
薛长立
王明云
张人茂
黄华敬
周向荣
闫诗源
童大江
工艺设计
一般规定
技术设备
工艺布局
4厂址选择及布局
厂址选择
总平面布局
建筑与结构
防火与疏散
6给排水与消防
给排水
工艺循环冷却水系统
消防给水和灭火设备
供配电
防静电
通信与安全保护
8净化空调及工艺排风
（6）
（6）
（8）
（9）
（9）
（10）
（12）
(12）
（12)
（12)
（13)
（13）
（15）
净化空调
8.2冷热源
8.3工艺排风
纯水与废水处理
废水处理
10气体与真空
附录A
大宗气体
干燥压缩空气
集成电路封装测试厂工艺流程
本规范用词说明
引用标准名录
附：条文说明
（15）
(16）
(17）
（18）
（18）
(19）
（20）
（20）
（21）
（21)
（23）
（24）
（25）
（27）
General provisions
Process design
3.1 General requirements
Contents
3.2Technology and equipment
3.3Process layoutbZxz.net
Site master design and plan layout4s
4.1 Site selection
4.2 Overall planning and plan layout5 Architecture and structureArchitecture
Structure
5.3Fireevacuation
6 Plumbing and fire protectionWater supplyand drainage
6.2 Process recirculated cooling water6.3 Fire protection and fire hydrant7
Electrical
Power supply and distribution ..Lighting
Grounding
Protection af electrostatic discharge7.4
7.5 Telecornmunication and safety8 Clean room and process exhaust1）
（9）
（9）
（10）
（12）
(12）
(12）
（13）
（13）
（15）
Clean room
Utilities
8.3 Process exhaust
9Pure water and wastewater
Purewater
Waste water
Gas andvacuum
Bulk gases
Compressed dry air
10.3Vacuum
Appendix A Integrated circuit assembly and test processflow
Explanationof wordinginthiscodeListof quoted standards
Addition:Explanationof provisions（15）
（20）
（20）
（21)
(21）
（23）
（24）
（25）
（27)
1.0.1为规范集成电路封装测试厂的工程设计，做到安全适用，技术先进经济合理，节能环保，制定本规范。1.0.2本规范适用于新建、改建和扩建的集成电路封装测试厂设计。
1.0.3集成电路封装测试厂设计除应符合本规范外，尚应符合国家现行有关标准的规定
2.0.1晶圆
2术语
经过集成电路前工序加工后，形成了电路管芯的硅或其他化合物半导体的圆形单晶片。
2.0.2中测
chip testing
对完成前工序工艺的晶圆进行器件标准和功能性电学测试。2.0.3磨片
wafer grinding
通过磨轮磨削等手段对晶圆背面减薄，以满足划片加工的厚度要求。
2.0.4划片
wafer saw
将减薄后的晶圆切割成独立的芯片。2.0.5粘片
die bond
将切割好的芯片置放到引线框架或封装衬底或基座条带上。2.0.6焊线
wire bond
芯片上的引线孔通过金线或铜线等与框架衬底上的引脚连接，使芯片电路能与外部电路连通2.0.7塑封
molding
环氧树脂经模注、灌封、压入等工序将芯片、框架或基板、电极引线等封为一体。
2.0.8电镀
plating
在框架引脚上形成保护性镀层，以增强可焊性。2.0.9成品测试
testing
对包封后的集成电路产品分选测试的过程。2.0.10晶圆级封装
wafer level packaging
在完整品圆上完成包括成品测试在内的各道工艺，最后切割.2.
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。