本标准描述了用于以微处理机为基本系统的高性能底板总线。该并行总线在32位非复用地址和数据信号通路上支持单个数据和数据块传送周期。传输是由异步交换协议所控制。总线分配是按多处理器结构而设定的。该总线也支持内部模块中断，以便能很快地响应内部的和外部发生的各种事件。插件板和机箱的机械结构符合GB3047.1(IEC297-1)《面板和机柜的基本尺寸系列》。 GB/T 13724-1992 821总线 1至4字节数据微处理机系统总线 GB/T13724-1992 标准下载解压密码：www.bzxz.net

中华人民共和国国家标准
821总线
1至4字节数据微处理机系统总线821BUS
Microprocessor system bus for 1 to 4 byte dataGB/T13724—92
TEC821-1987
本标准等同采用国际标准IEC821（1987)IEC821总线1至4字节数据微处理机系统总线》，0主髓内容与适用范围
本标准描述了用于以微处理机为基本系统的高性能底板总线。该并行总线在32位非复用地址和数据信号通路上支持单个数据和数据块传送周期。传输是由异步交换协议所控制。总线分配是按多处理器结构而设定的。该总线也支持内部模块中断，以便能很快地响应内部的和外部发生的各种事件。插件板和机箱的机械结构符合GB3047.1（IEC297-1)面板和机柜的基本尺系列\。1821总线标的概述
1.1821总线标准的目的
821总线标准定义了-个在紧耦合件配置中，用于互连数据处理、数据存储和外画控制设备的接口系统。该接口系统目的如下：.允许821总线上各设备之间相互通信，且不干扰与821总线接口的其他设备的内部活动；b．规定了电气的和机械的系统特性，使得所设计的设备能可靠地与821总线接口的其他设备通信：
规定了821总线和与其接口设备之间交互作用的协议：c
d。提供描述系统协议的术语和定义；e、允许有较人的设计余以使设计者能优化性能价格比，而又不影响系统的兼容性；T.提供一个性能主要受器件限制而不受系统接口限制的系统。1.2821总线接口系统单元
1. 2. 1 基本定义
可以从机械结构和功能结构两个方面来描述821总线的结构。机械规范描述了机架、底板、前面板、插件板等等的物理尺寸。821总线的功能规范描述了总线是如何工作的，在每一次操作中涉及了哪些功能模快，以及控制它们运行的一一些规则，本条为描述821总线的物理和机械结构两方面的基本术语提供了定义。术语汇总见附录A(补充件)。1.2.1.1用于描述821总线机械结构的术语821总线底板backplane
一块具有96插针连接器，并具有将连接器插针连入总线信号通路的印制电路（PC)板。一些821总线系统有--块印制电路板，称之为，底板。它提供了基本操作所需的信号通路。另些821总线系统迁有可选的第二块印制电路板，称之为J。底板。它提供了宽数据和宽地址传送所需的另个96插针连接器和信号通路。还有一些821总线系统具有一块组合的印制电路板，它同时提供了J和J：二个底板的1993-D6-01实施
国象技术监督局1992-1D-04批准信号导体和连接器。
插件板board
GB/T13724-92
由印制电路板，板上的电子元器件，以及一个或二个能插入821总线底板连接器的96插针连接器组成的一-个组件。
插槽siot
一个能将插件板插入821总线底板的位置。如果821总线系统有J和J，二个底板（或一个组合的底板），则每一个插槽提供一对96插针连接器。如果系统只有一个J.底板，则每一个插槽提供一个96插针的连接器。
机架subrack
为插入底板的插件板提供机械支撑的钢性框架，以保证连接器的准确插接，并保证邻近的插件板相互之间不接触。它也为系统提供玲却风道，并且保证插入的插件板不因底板的振动或冲击而使它们从底板上松脱。
1.2.1.2用于描述821总线功能结构的术语图1-1展示了包括821总线信号线、底板接1逻辑和功能模块在内的功能结构框图。CPU暂件版
处理设备
电露慢块
电路视块
底板接口理
存储混相片板
存圾备
着入验出插件板
兼入/输出设备
------
电路顿块bZxz.net
能板接口造
底板信号蝇
由本标准定义的系说控口
电路块
电路慢块
唯板想口逻想
图1-1由本标准定义的系统单元
底板接口逻辑backplaneinterfacelogic一个专用的接口逻辑。它考虑了底板特性，即：信号线阻抗、传播时间、端接值等。821总线标准规定底板长度在最大插槽数为最多的情况下，底板接口逻辑的某些设计规则。功能模块functianalmodule
-个装在821总线插件板工，为完成一个任务而一起工作的电了电路的集合。.data transfer bus
数据传送总线
GB/T13724—92
由821总线底板提供的四组总线中的--组。数据传送总线允许主设备去控制主设备与从设备之间的二进制数据的传送(数据传送总线常简称为DTB)。DTB周期 data transfer bus cycle在DTB的信号线上一个电平既变的序列。这一序列导致主设备和从设备之间地址或地址和数据的传送。DTB周期分为二个部分，即地址广播以及接下来的一个或多个数据传送。共有34种类型的DTB周期。它们将在本章的后面予以定义。主设备master
一个功能模块。它启动DTB周期，以便在它自已和一个从设备之间传送数据。以设备slave
一个功能模块。它检测由主设备启动的DTB周期，当那些周期指定有它参与时，就在它自己和十设备之间传送数据。
地址单元监视器
locatian monitor
一个功能模块。它监视DTB上的数据传送，以便检测对已被指定要察看的那些地址单元所进行的存取。当存取一个被指定的地址单元时，地址单元监规器就产生一个板上信号。总线定时器bus timer
一个功能模块。它测量DTB上每一次数据传送的时间有多长。如果传送时间太长，便终止DTB周期。没有此模块时，若主设备试图将数据传送到不存在的从设备地址单元或从一个不存在的从设备地址单元将数据传送过来，那样也许就会永远等待下去。总线定时器用终止周期的方法来防止这一点。优先权中断总线priorityinterrupt bus由821总线底板提供的四组总线中的一组。优先权中断总线充许中断器模块发送中断请求到中断处理器模块。
中断器interrupter
一个功能模块。它在优先权中断总线上产生个中断请求信号，并在中断处理器需要时，提供STATUS/ID信息。
中断处理器interrupt handler
一个功能模块。它检测由中断器产生的中断请求信号，并通过要求STATUS/ID信息来响应这些请求。
菊花链daisy-chain
特殊类型的821总线的信号线。用于从第一个插槽到最后一个插槽逐板传播一个信号电平。在821总线上有四个总线允许菊花链和一个中断承认菊花链。IAcK菊花链驱动器iack daisy-chain driver一个功能模块。每当中断处理器承认·个中断请求时，便激活中断承认菊花链。该菊花链保证在多个中断器产生中断请求时，只有一个中断器用它的 STATUS/ID来响应。裁决总线arbitration bus
由821总线底板提供的四组总线中的一组。这个总充许裁决器模块和几个请求器模块协调使用DTB.
请求器requster
一个功能模块。它与主设备或中断处理器装在同一块插件板上，每当它的土设备或中断处理器需耍时，便请求使用DTB。
裁决器arbiter
一个功能模块。它从多个请求器模块接收总线请求信号，并且每次只允许-个请求器控制ITB。公用总线utilitybus
..comGB/T 13724—92
由821总线底板提供的四组总线中的一组。这个总线包含有周期性时序的信号和协调821总线系统电源迁和电源关的信号。
系纶钟驱动器systen clock driver均能模块。它在公用总线上提供一个16MHz的时序信号。中行时钟驱动器seria!clockdriver-一个动能模块。它提供一个用来同步823总线\操作的周期性时序信号（尽管821总线标准定义了一个毕行叫钟驱动器，用于823总线；尽管它保留了一个底板信号线供那个总线使用，但823总线协议是完全独7于821总线的）。串行时钟驱动器的时序规范在附录C(补充件)中给出。电源监视器模块powermonitormodule：·个功能模块。它监视821总线系统主电源的状态，并在电源偏离系统可靠运行所要求的限值时发出信号，由于大率数系统是由交流供电的，所以电源监视器一般设计成用来检测交流线上掉电或电压不足的状态。
系统控剃器插件板systemcontrollerboard一个插在821总线底板第1插槽.[的插件板，它含有一个系统时钟驱动器，一个裁决器、一个IACK菊花链驱动器和-·个总线定时器。有些还有一个串行时钟驱动器、一个电源监规器或二者都有。1.2.1.3821总线的周期类型
读同read cyele
用于将从设备的1、2、3或4个字节的数据传送到主设备去的一个DTB周期。这个周期是从主设备广播一个挑址和一个地址修改码开始的。每一个从设备截获修改码和地址，并且核实它是否要响应这个周期。若要响应，则从它的内部存储器中去找出数据，把它放在数据总线上，并承认该次传送。然后主设备终止这个周期。
写同勒write cycle
于将主设备的1、2、3或4·个字节的数据传送到从设备去的一个DTB周期。这个周期是从主设备广播个地址和-个地址修改码，并且将数据放在DTB上开始的。每-个从设备截获地址修改码和地止，并且核实它是否要响应这个期。若要响应，则存储这个数据，并承认该次传送。然后主设备终止这个周期，
数据块读周期blork read cycle用下将从设备的1到256个字节的数据块传送到主设备去的一个DTB周期。它使用1、2或4字节的数据传送流来完成传送。一旦数据块传送开始，则在所有的字节传送完成之前，主设备不会释放TB。它和-串读周期不同，在数据块读周期单，十设备只广播一个地止和地止修改码（在周期开始时）。然后从设备在每-次传送时递增这个地址、使得下一次传送的数据能从下一个较高的地址单元中去寻找。
数据块写周期blockwritecycle
日于游主设备的1到256个字节的数据块传送到从设备去的一个DTB周期。数据块写周期非常相似丁数据块读周期.它是使用1、2或1字节的数据传送流来完成传送的。在所有的节传送完成之前，主设备不会释放DTB。它和一·串写周期不同，在数据块写阁期里，主设备只广播一个地址和地址修改码（在固期开始时），然后从设备在每一次传送时递增这个地址，使得下一次传送来的数据能被存储进下一个较高的地址单元。
read-mudify-write cycle
读一改一写周期
采用说朔：
1）623总线标准正由国际电工委员会第47技术委员会的47B微处理机系统分技术委员会制订，作为821总线的率行总线。
..comGB/T 13724—92
用于自从设备地址单元读出，并写入该从设备地址单元的一个DTB周期，在该周期里，小充许任何其他主设备去存这个地止单元。这个周期在某些将存储器地址单元用丁信标功能的多处理器系统中是非常有用的。
唯地址周期address-only cycle只由地址广播组成，而没有数据传送的一个DTB周期。从设备不用承认唯地址周期,并且主设备不用等待承认就可终止这个周期。中断承认周期 interrupt acknowledge cycle由中断处理器启动的,从--个中断器中读出 STATUS/ID信息的一个DTIB 周期。每当中断处理器从一个中断器检测到一个巾断请求，并且控制了DTB时，它便产生这个周期。1.2.2基本的821总线结构
821总线接口系统是由底板接口逻辑，称之为“总线”的四组信号线，以及能按要求配置的“功能模块\的集合组成的。功能模块相互间的通信是用底板上的信号线进行的。在本标准中定义的“功能模块”是讨论总线协议时用的工具，不需要将它看作是对逻辑设计的限制。例如，设计者可以以所述的方式选择与821总线相互关连的设计逻辑，但可使用不同的板上信号，或监视其他的总线信号。821总线的插件板可以设计戒包含任何出本标准定义的功能模块的组合。821总线的功能结构可分为四类。每一类都由组总线及与其相关的，共同合作以完成特定任务的功能模块所组成。图1-2展示了821总线功能模块和各组总线。各类功能结构简述如下：a：数据传送
设备在有数据和地址通道以及与之相关的控制信号的DTB上传送数据。称为土设备，从设备、中断器和中断处理器的功能模块使用DTB互相传送数据。称为.总线定时器和IACK菊花链驱动器的另外二个模块也在这个过程中协助它们传送：b.DTB裁决
出于821总线系统能配置多个主设备或中断处理器，所以必须要有一种方法，使之能在它们之间有秩序地传送DTB的控制，并且保证在一个给定的时间里只有一个设备能控制DTB。裁决总线模块（请求器和裁决)协调该控制的传递；c。优先权中断
821总线的优先权中断能力为设备提供了一种手段，使它能请求中断处理器的服务。这些中断请求按优先级最多可排为七级。各中断器和中断处理器均使用优先权中断总线信号线；d．公用
周期时钟，初始化和故障检测均是由公用总线提供的。它包含二条时钟线、一条系统复位线、一条系统故障线，一条交流故障线和一条串行数据线。1.3821总线标准的儿种说明图
为了有助于定义或说明821总线的操作，可使用以下几种说明图，它们是：。时序图
表示信号变化的时问关系。标注的数字是相应信号时间的最大和(或）最小的限值．这些图上标注的某些时间规定了底板接口逻辑的动作，而其他时间则规定了功能模块间的互锁特性：b、顺序图
类似于时序图，但是只表示了各功能模块间的互锁时序关系。这类图是为了表示事件发生的顺序，而不是规定它所涉及的时间。例如，顺序图可以表明在模块A检测到模块C产生的信号变化[）之前，不会产生信号变化B，
c流程图
表示在821总线操作期间会发生的事件流。事件用文字来说明，并且是二个或多个功能模块相而作用的结果。流程图是按序列方式来说明821总线的操作。同时还表示出各功能模块的互作用，..com1.4本标推使用的术语
GB/T13724—92
为了避免混循并清楚地表明一致性的要求，在本标准的许多章条中都用下划线标上了关键字，以表明它所包含的信息类型。这些关键字为：规则、推荐、建设、容许、说明。任何没有用这些关键字来标志的正文都是用来描述821总线的结构或操作。它既可以用说明形式也可以用叙述形式书写。这些关键字用法如下，规则章号.序号：
规则构成了821总线标准的基本骨架。它们有时以文字形式，有时以图，表格或图形的形式来表示。所有的821 总线规则都必须遵循,以保证821总线设计之间的兼容性。规则是强制性的。本标准标下划线的必须和不得专门用来描述规则，不作任何它用。，推荐章号.序号
凡出现推荐的地方，设计者最好按照推荐的内容去做。否则就可能会带来一些麻烦的问题，或可能使性能降低。尽管所设计的821总线能支持高性能的系统,但实际设计的821总线系统即使符合了所有的规则，仍有可能使系统的性能很差。在许多情况下，设计者要具备821总线方面的：-定经验才能设计出高性能的插件板来。本标准中所给出的那些推荐，依据的就是这种经验。推荐给设计人贯以加快他们学习、了解的过程。
建议章号.序号
在821总线规范中的建议是非常有用的，但并非必须遵循。读者最好认真考虑一下这些建议。设计人员在取得821总线方面的经验之前，要在设计821总线插件板的过程中作出某些设计方面的决策是非带困难的。这逆建议对还没有得到这种经验的设计者来说是很有帮助的。若要设计某种插件板，使它能便于和其他插件板兼容·或设计得使系统调试工作更加容易，就得采用这些建议。容许章号.序号：
在某些情况下，821总线规则并不特别禁止某些设计方法，但是读者可能会担心这些方法是否违背了规则的精神，或它是否会导致一些微妙的问题出现。容许就是使读者放心，某些设计方法是可接受的，不会发生问题。本标准中的黑体专门用来描述容许，不作任何它用。说明章号.序号：
说明并不提出任何特别的劝告。它们通常是从前面讨论的内容中引出的，用来说明某些821总线规则的含意，并引起对那些可能被忽视的问题的重视。在一些规测后面还给出了原理方面的说明，以使读者能理解为什么必须遵循这些规则。1.4.1信号线的状态
821总线标采用总线线上的电平和肤变来描述它的协议。一条信号线的电平总是被假定处在二个电平中的一个,或处在这二个电平之间的跃变之中,每当使用术语“高”,就是指处在 TTL 高电平,术语“低”是指处在 TTE,低电平。当电压在这二个电平之间移动时，则称之为信号线处在“嵌变”中（见第6章关于821总线使用的电压门限）在信号线上可能出现二种联变，它们被称之为“沿”。信号线上的电平从低电平向高电平跃变的时间称之为升沿。信号线上的电平从高电平向低电平联变的时间称之为下降沿。有一些总线规范为这些沿规定了最大和最小的上升和下降时间。但问题是设计者对这些时间很难进行控制。如果底板负载很重，上升和下降的时间会很长。如果负载较轻，这些时间就会缩短。即使设计者知道了最大和最小负载：他们仍要花时间进行实验，去找出哪些驱动器应提供需要的上升和下降时简。
事实上，上升和下降时间是所涉及到的底板各信号线的阻抗，信号线的端接情况，驱动器的源阻抗和信号线客性负载等复杂情况综合作用的结果。为了消除这些因素，插件板的设计者得研究传输线理论以及驱动器和接收器的某特殊参数，而这些参数在大多数制造厂的数据资料中是找不到的。821总线标并不规定土升和下降的时间，而基为驱动器和接收器规定了它们的电气特性并建议..comGB/T 13724—92
如何来设计底板。它还告诉设计者，最坏情况的总线负载将会如何影响这些驱动器的传播延迟，以便能保证在制造插件板之前满足821总线的时序要求。如果821总线的设计者遵循这些传播延退的要求，那么他们的插件板在最坏情况下也能和其他的821总线兼容插件板一起可靠地T.作。欢送
图1-2由本标准定义的功能模块和总线1.4.2星号（*）的使用
CB/T 13724—92
在某些信号助记符后面有一个后缀星号（*）以帮助定义它们的用法。其含义如下a.对于那些电平有效的信号，在它们的信号名之后加上一星号*，则表示信号电平为低时信号为真或有效。
b．对丁那些沿有效的信号，在它们的信号名之后加上一星号＊，则表示信号沿从高到低嵌变时：发生由该信号启动的动作，
说明1.1：
星号不适用丁异步运行的时钟线SYSCI,K和SERCLK。因为这些时钟线和别的821总线时序信号没有固定的相位关系。
1.5协议规范
有层821总线协议。821总线的最低层称之为底板存取层它由底板接口逻辑、公用总线模块和裁决总线模块组成。821总线数据传送层由DTB和优先权中断总线模块组成。图1-2展示了这个分层结构。
说明1.2：
数据传送层各模块所使用的信号线，由于它们是由不同的模块在不同的时刻驱动的，所以形成了一个特殊的类型。它们是长线驱动器驱动的，这些长线驱动器可以按底板存取层产生的信号在每块插件板上接通和关断。重要的是要仔细控制接通和关断的时间，以防止二个驱动器将同一信号线置成不同的电平。在本标准中使用了特殊的时序图标记，以规定它们的接通和关断的时间，参见图1-3。821总线使用二种基本协议：闭环协议和开环协议。闭环协议使用互锁的总线信号，而开环协议使用广播总线信号。
1.5.1互锁总线信号
互锁总线信号是由特定的模块发送到另-一个特定的模块，并由接收的模块承认。在信号被承认之前，：个模块之间存在着互锁的关系。例如，一个中断器可以发送一个中断求信号，而其后该信号将由中断承认信号响应（821总线标准没有规定时间的限制）。在中断处理器承认之前，中断器不公撤消中断请求。
五锁总线信号协调821总线系统的内部功能以消除外部活动的影响。每一个互锁信号在821总线系统内都有一个源模块和-个目标模块。地址选通和数据选通信号特别重要的互锁信号。它们是用数据传送承认信亏和总线错信号来互锁的并且协调地址和数据的传送，这些是数据传送层中各模块之间所有信息流的基础。1.5.2广播总线信号
模块在响应一个事件时会产生一个广播信号。现在还没有承认广播信号的协议，而只是在指定的最小时问内维持这个广播信号，但维持的时间要足以保证所有对应的模快检测到读信号。不管总线上发生什么活动，播信号随时均可发出。广播信号中的每一个信号都得有一条专用的信号线进行发送。例如：系统复位和交流电源做障线。这些信号线不是向任何特定的模块发送，而是向所有的模块通告其特定的状态。
..com1.6系统举例和说明
不赔动
不驱动
GB/T 1372492
不驱动或帮动
但不稳定
下降措
动为高
驱动为低
驱动并
上升消
驱动为高
图1-3信号时序表示法
不驱动
不帮动
协议规范详述了各种功能模块的动作。它讨论的是：个模块如何应--个信号，而不必去解释信是从哪里来的。因此，协议规范没有向读者展示出总线上正在进行的工作概况。为了帮助读旨.821总线标准向读者提供了典型的821总线操作的例子。每一个例子表示了一种可能的事件序列，当然也可能出现其他的序列。因此，读者不能由这些例子而误解例中展示的序列是：合法的。为避免山现这乱误解，所有的例子都以现在时态的叙述体的形式给出。这和给出规财附使用的命令句形式相反·规贝的描述符合821总线标准的一致性的要求。2821总线的 DTB
821总线包括一组高速异步、并行的DTB。图2-1表示了典型的821总线的总线系统，包据所有各类DTB功能模块。主设备使用DTB选择从设备所提供的存储地址单元，并传送数据到这些地址单元，或者由这些地址单元传送数据到主设备。有一些主设备和从设备使用了所有的ITB线，而另·些主设备和从设备只使用其中的一个部分。地址单元监规器监视主设备和从设备之间的数据传送。当对地址单元监视器所监视的字节地址单元进行一次存取时，地址单元监视器便产生一个板上信号。例如，它可以借助一个中断请求把信号发给板上的处理器。按照这样的配置，如果处理器板A对821总线存储器的一个全局地址单元逆行写入，该地址单元又受处理器B的地址单元监规器所监视，则处理器B将被中断。主设备启动一个数据传送周期之后，在结束该周期之前，它要等待响应它的从设备发的响应信号。821总线的异步定义允许从设备按要求的时间作出响应，如1果从设备因为某些障而不能响应，或者如果主设备偶然寻址了一个没有从设备的地址，则总线定时器便进行干预，从而允许阔期终止。2.2 DTB线
DTB 可以分为三类:
说明2.1：
地址线
A01A31
AM0~AM5
LWORD*
GB/T 13724—92
数据线
D00~D31
两条数据选通线(DSO ★和 DS1 ★ )具有双重功能：租。这两条数据选通线的电平用于选择存取哪个(或哪些）字节：控制线
BERR★
数据选通的沿还可用作时序信号，协调主设备和从设备之间的数据传送。h.
2.2.1：寻址线
存储器可寻址的最小单位是字节地址单元。每个字节地址单元被赋予个唯·一的二进制地址。每个字节地址单元可以根据其地址的两个最低有效位分配成四种地址单元中的一种（见表2-1)。表 2-1四种字节地址单元
字节（0)
字节(1)
字节(2)
字节(3)
字节地址
xxxxxx.-×xxxxx00
X×XxXX-
XXXXXX01
xxxxxxxx×xxx10
X×Xxxx
×××x××1
GB/T 13724--92
图2-1DTB的功能框图
GB/T13724-92
只有两个最低有效位地址不相同的一组字节地址单元称为4字节组或者字节(0~3)组。4字节组中的些字节或者全部字节可以由单个DTB周期同时存取。主设备使用地址线A02~A31选择将要存取的那个4字节组，而四条附加的线(DS1＊、IDS0＊A01和LWORL)＊)用米选择该4字节组中，在数据传送期间要存取哪个（或哪些)字节地址单元。使用这四条线，主设备可以根据周期类型同时存取1个，2个、3个或者4个字节地址单元。表2-2中列山了34种可能的周期类型以及这四条线所对应的电平。说明2.2：
在两条数据选通线都被驱动到低电平的周期中，一条数据选通线可能会稍后于另条线被驱动到低。在这种情况下,表22中指出的信号电平是最终的电平。说明2.3：
表 2-2 中给出的四条信导线的电平,有 16 种可能的电平组合。16 种织合中有两种非法组合是不使用的（见规则2.1中的）
规则2.1：
DSO*、DS1*、A01和LWORD*的最终电平是下列非法组合中的任何·种吋，主设备不得产生DTB 周期。
注，H为高电平,I.为低电平。
容许2.1：
LWORI★
产生字节（1～2)读或字节(1～2)写周期的主设备在跃变状态时可以短暂地产生规则2.1中所描述的两种组台中的任何一种(即：一条数据选通线的电平已经下降.而另一条还没有下降）。说明2.4：
每当个主设备驱动IWORD*到低，A01到高，它就驱动两条数据选通线到低（任何其他组合都是非法的）。821总线件板的设计者可利用这个优点去简化从设备插件板上的逻辑。容许2.2：
为了简化所需要的逻辑，响应字节（1~2)读和字节(1～2)写周期的从设备，可以不必设计区分这些周期和规则2.1中所描述的两种非法周期之间的区别用的逻辑。表2-2存数据传送期间选择被存取的字节地址单元用的信号电平周期类型
唯地址
单偶学节传送
学节(0)读彧写
学节（2)读或写
单奇字节传送
字节(L)读或写
字节(3)读或写
双字节传送
字节（0～)读或写
学节(2~3)读或写
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。