VXI总线是一种在世界范围内完全开放的、适用于多个生产厂家的模块化的仪器总线系统。它集中了智能仪器、个人仪器和自动测试系统的很多特长，并且有小型便携、高速数据传输、模块式结构、组建和使用灵活、易于充分发挥计算机效能和标准化程序高等诸多优点。自问世以来得到了迅速的发展和推广。目前，程控领域的两个重要进展--IEEE 488.2和可程控仪器的标准令命(SCPI)都已普遍应用于VXI总线系统。VXI总线做为新一代仪器总线的地位已经确立，它使已提出多年的虚拟仪器的概念变成现实。 GB/T 18471-2001 VXI总线系统规范 GB/T18471-2001 标准下载解压密码：www.bzxz.net

GB/T18471—2001
随着计算机技术和大规模集成电路技术的飞速发展，电子测量仪器领域发生了巨大的变化降低测试成本，缩短测试系统的开发时间以及把风险减小到最低限度就成为组建计算机自动测试系统（ComputerAutomatedMeasurement）的主要目标。VXI总线测试系统正是为适应这一发展潮流，在吸取了VME总线高速通信和GPIB易于组合的优点后产生的。该系统规范于1987年由ColoradoDataSystem，Hewlett-Packard、Racal-DanaInstrument、Tektronix和Wavetek五家测试仪器公司组成的联合体提出。
VX总线是一种在世界范围内完全开放的、适用于多个生产厂家的模块化的仪器总线系统。它集中了智能仪器、个人仪器和自动测试系统的很多特长，并且有小型便携、高速数据传输、模块式结构、组建和使用灵活、易于充分发挥计算机效能和标准化程度高等诸多优点。自问世以来得到了迅速的发展和推广。目前，程控领域的两个重要进展一-IEEE488.2和可程控仪器的标准命令(SCPI)都已普遍应用于VXI总线系统。VXI总线做为新一代仪器总线的地位已经确立，它使已提出多年的虚拟仪器的概念变成现实。预计在21世纪初，VXI总线在测试领域将占主导地位。本标准等同采用VXI总线联合体公布的《VXIbussystemspecifications》revision1.4—1992。在排版结构上与1.4版等效，只作编辑性修改。本标准的附录A、附录B、附录C和附录D都是标准的附录。本标准由中国航天机电集团公司提出。本标准由航天工业总公司七分八所归口。本标准起草单位：北京航天测控技术开发公司、哈尔滨电工仪器仪表研究所。本标准主要起草人：奚全生、张礼勇、毛新、童子权、孟汉城、程华彦。I
中华人民共和国国家标准
VXI总线系统规范
VXIbus system specifications1VXI总线规范引言
GB/T18471—2001
本标准规定与VME总线模块仪器兼容的VXI（VMEbusExtensionforInstrumentation）总线，目的是为设计与系统相兼容的仪器的设计者建立应用标准。VME（VERSAModularEuropean）总线的结构基于20世纪70年代末Motorola68000微处理器。1979年，Motorola公布了基于68000系统的VERSA总线，其后又公布了多个版本，最后一版公布于1981年7月。
与此同时，又出现了印刷电路板的一种新标准（IEC60297-3)，即“欧卡”。1981年10月，Motorola、Mostek、Signetics等公司宣布，它们支持一种基于“欧卡”的新总线即VME总线，VME总线规范经历了三次变动，最近一次是1985年4月公布的C.1版本，对应标准为IEEE1014。VME总线具有开放式结构特性，许多厂家提供上千种VME总线接口板，虽然也有一些用于工业过程控制的VME总线数据采集卡，但大部分接口板卡还是用于计算机系统的。VME总线仪器模块有大量的需求。虽然频带很宽的VME总线底板也有其他优点，并且尤其适用于数字化测试和数字信号处理，但采用VME总线接口板的主要目的还在于减小ATE（AutomatedTestEquipment）仪器的尺寸。VME总线在仪器上应用的最大困难在于缺乏VME总线高层标准。1987年春，ColoradoDataSystems、HP、Racal-Dana、Tektronix和Wavetek的技术代表组成了一个特别委员会，制定了基于VME总线欧卡和其后如IEEE488.2等仪器标准的开放式仪器结构标准。1987年7月，这些公司宣布支持VME总线模块化通用仪器结构，称为VXI总线。1.1生产厂家ID号
VXI总线标准提供了在多个VXI总线设备上区别生产厂家的方法，由可通过VME总线（见3.2.1.1.2配置寄存器组”)读出的12位生产厂家ID号（0～4095)组成。可从VXI总线联合体得到全部厂家编码，并对公众开放，每个生产厂家都有唯一的一个编码。编码从4095开始降序排列。1.2VXI总线概述
1.2.1引言
VXI总线的目的是建立一个基于VME总线的模块化仪器标准，这个标准对所有的仪器生产厂家开放并且与现有的工业标准兼容。VXI是VME总线对仪器的扩展的缩写，VXI总线规范详细描述了与VXI总线兼容的各部件的技术要求，如机箱、底板，电源和模块。在确定VXI总线结构之前，应该首先熟悉VME总线规范。1.2.2VME总线背景
VME总线主要是针对于计算机系统的开放式系统结构，因而在仪器领域很少应用。VME总线模块长为152.4mm（6英寸），高度有两种：101.6mm（4英寸）和228.6mm（9英寸），VXI总线规范将这两种尺寸相应定义为A，B尺寸。欧卡标准定义了电路板的精确尺寸，也定义了印制电路板系列以及它们所使用的DIN连接器。VME总线模块间距为20.32mm（0.8英寸），A尺寸板连接一个96引脚连接中华人民共和国国家质量监督检验检疫总局2001-10-24批准KAoNrKAca
2002-03-01实施
GB/T18471—2001
器，称为P1。B尺寸板可安装P1、P2两个连接器，每个D1N连接器由三排每排32引脚组成，典型应用为：底板垂直放置，P1连接器位于板的上部。由于方向只是安装问题而不是兼容问题，因而VME总线和VXI总线都没规定物理方向，许多VME总线系统设计成水平安装插板。VME总线规范最多可连接21个模块，但是，如果在一个标准的482.6mm（19英寸）机箱中垂直安装，则最多只能安装20个模块。VME总线没有另外定义机箱间通信协议，多机箱系统可采用VME总线缓冲（这样损失机箱间的带宽）或忽略VME总线的层次结构而采用标准数据通信连接，VME总线也没有制定EMC（电磁兼容性)规范和传导、辐射、功率分布限制、机箱冷却等规范，而将这些遗留给了系统集成商，但VXI总线对这些因素都有严格的定义。虽然VME总线在电气上和逻辑上与68000微处理器很相似，但VME总线接口却不只仅仅依赖某些处理器，其适用范围非常大，许多其他类型的处理器也支持VME总线，如80386，许多简单的VME总线板根本不包含处理器。
VME总线最小系统只包含P1连接器，所有挂钩、仲裁、中断信号都在P1上，P2连接器用来将系统的数据位和地址位扩展至32位。P1连接器支持16位和24位寻址以及8位和16位数据宽度。A32和D32的其余连线位于P2连接器中间的一排，外侧的两排为用户定义。这些未定义的引脚可用于接口的连接，如允许模块驱动机箱连接器，读写一个嵌入式磁盘驱动器或提供模块间的通信。VSB（VME总线子系统）是标准子系统总线，该总线在P2连接器上可进行6个模块间的通信。一个VME总线系统中可存在多个VME总线子系统，值得注意的是，由于VXI总线定义的最大子系统为13个模块，在VXI总线系统中也可以存在多个类似于VSB的子系统。1.2.3VXI总线扩展
VXI总线采用了VME总线定义的P1连接器和P2连接器的中间一排，其中包括P1上的5V和土12V电源、P2上的5V电源。VXI总线定义的A，B尺寸模块与VME总线完全兼容，但是，VXI总线在VME总线上附加了适用于仪器的部分，因而可认为VXI总线在电气结构上是VME总线的超集，在逻辑上是VME总线的子集。
1.2.3.1VXI总线模块
VXI总线增加了两种长度为330.2mm（13英寸）的欧卡模块，称为C型、D型尺寸，它们的高分别为228.6mm（9英寸）和355.6mm（14英寸），安装宽度30.48mm（1.2英寸）。欧卡C型尺寸与VME总线B尺寸板高度相同，安装P1和P2两个连接器，D尺寸板的高度是欧卡尺寸高度的3倍，另外还有P3连接器，30.48mm（1.2英寸②的模块安装宽度可以安装高密度仪器模块，同时也可屏蔽模块的两侧及插入机箱屏蔽。还有一些其他的优点，如可通过在A型、B型板上安装适配器，使它们与其他两种尺寸板兼容。适配器也可通过屏蔽VME总线板的两侧，使其与VXI总线系统实现电磁兼容。1.2.3.2VXI总线子系统
VXI总线系统最多可有256个设备，包括个或多个子系统，三个VXI总线子系统可由0槽和最多12个仪器模块组成。P2和P3连接器各引脚都给出了定义，13个模块安装于一个19英寸的标准机箱中，每个模块宽度为30.48mm，许多VXI系统是由一个机箱和13个模块构成，一般配置是一个0槽模块，其上配有VXI总线定时发生器、VME总线所要求的系统控制功能、数据通信口，如IEEE488、RS-232等。0槽也可包含可选仪器，其他插槽用于安装普通模块。一个VX总线子系统最多可有12个附加插槽，在V系统内部，子系统可采用任何方法连接，例如，一个V系统由一个0槽和12个模块组成，扩展至另一个机箱，该机箱中有两个0槽，其中一个0槽有与其相连的3个仪器插槽，另一个0槽带有5个仪器插槽和4个不带P2连接器的标准VME总线插槽。1.2.3.2.1P2连接器定义
如上所述，VX总线定义了P2和P3连接器的所有引脚，P2连接器增加了10MHzECL时钟、ECL和模拟电源、ECL和TTL触发线、模拟相加总线、模块识别线、具有菊花链结构的本地总线。触发线作为VX总线子系统仪器间的信号资源，本地总线常用于相邻槽的多模块仪器中。本地总线菊花链2
GB/T18471—2001
留给生产厂家定义，允许传输多种信号，包括TTL、ECL、低电压模拟信号、最大42V的模拟信号。靠近前面板的机械锁键指示本地总线的类型，防止不兼容类型。本地总线的典型应用包括产生内部模拟总线，或连接处理器的信号，P2连接器上共有24根本地总线信号线、12根信号输入线、12根信号输出线，这样就形成了与相邻插槽的12位总线。1.2.3.2.2P3连接器定义
VXI总线P3连接器增加了P2连接器上的相同资源类型，主要是面向更高级的仪器，其中包括100MHz时钟和同步信号，附加的电源引脚，更多的ECL触发线，本地总线的另外28根线。另外还定义了星形总线，星形总线可使精确ECL信号通过类似于交叉点开关的0槽传送，这保证了在不考虑模块位置的前提下，在模块间进行精确定时触发。1.2.3.3VXI总线系统体系结构
VXI总线设备协议定义了在VME总线地址空间内模块怎样保证互不冲突。典型情况下一个设备就是一个模块，但这也并不一定，在一个模块上可有几个设备，一个设备也可由几个模块构成。一个VXI系统中可有256个设备，其逻辑地址从0～255。VXI总线系统定义了A16、64K地址空间的高16K空间，在这个空间中，每个设备保证有64个字节，这对许多简单仪器已足够了。如果设备需要更大的空间，可在A16地址空间定义的寄存器中指明所需地址空间数自，在加电后，资源管理器读出该值，然后在设备的偏移寄存器中写入新的VME总线地址，满足其要求的地址空间，这种方法将设备额外所需的存储空间定位于A24(16M字节）或A32（4G字节）地址空间中。如果在系统中使用了VME总线插卡，资源管理器必须将VXI总线设备定位于标准VME总线插卡所用的地址空间附近。高层通信允许更多的生产厂家享有接口模块和其他设备。1.2.3.4VXI总线规范构成
在结构上，VXI总线规范与VME总线规范C.1版本的大部分内容平行，其中一些章条的名称与VME总线规范的章条名称相同，其他部分服务于主题而并不局限于VME总线规范，VXI总线规范不仅仅只包含与VX总线一致的规则，也包含设计的提示、建议等。规则、推荐、建议和注意的格式与VME总线规范相同。使用者在有了一定经验后可以相应地忽略一些部分。1.3文件构成
本标准按章条组织，每一章条讨论系统实现的特定的相互独立的内容，在与其他标准相并行的部分（如VME总线规范），给出了对应的编号，在最后给出了包括分类和扩展信息的附录。1.4规范的目标
本标准定义了一组规则和推荐内容，用以构成与VX总线的接口。规范包括了从简单的基本硬件设计，如板的尺寸，到推荐的通信协议。本标准的目标如下：a）允许设备间以明确的方式通信，b）有助于减小标准堆叠式仪器系统的尺寸：c）通过使用功能相似的通用接口，使得在测试系统集成中软件成本降低d）通过采用高性能宽带通道进行模块间的通信，以提高测试系统的吞吐量，同时，采用了一些有助于提高系统吞吐量的新的通信协议；e）提供可用于军用IAC（InstrumentonaCard）系统的设备；f）采用虚拟仪器技术，使测试系统具有新的功能，g）定义了在本标准框架内实现多模块仪器的方法。1.5规范结构术语定义
下列术语用于本标准条目标题，表示该条目内容。1.5.1规则rule
为确保系统内插件的兼容性必须遵守的规定，用“应（该）”或“不应（该）”表示。1.5.2推荐recommendation
KAoNrKAca
GB/T18471—2001
为避免发生问题并获得最佳性能，必须遵守这些忠告。推荐的内容是一些影响设备最终使用性能的忠告，包括某些特殊设备提高吞吐量的讨论和为避免发生问题和获得最佳性能应遵循的事项等。1.5.3建议suggestion
建议是一种有益的，但不是必须遵守的忠告，建议有助于新的设计人员解决设计中可能出现的疑难问题。
1.5.4允许permission
阐明规范中未明令禁止的范围。允许条目保证读者哪些方法是可以采用的，并且这些方法不会产生问题。允许所对应的限定词为“可以”。1.5.5注意observation
阐明规则的含义，提醒容易忽略的事情，解释某些规则的原因。2总线构成
这部分列出了对VME总线规范增加部分以及推荐使用的部分，在结构编排上与VME总线规范相同，2.1～2.7是对相应的VME总线规范的增补，2.8是VME总线规范中没有的新条文。2.1引言
VXI总线对于VME规范的配置，在电气机械结构上作为VME总线规范的一个子集，在逻辑结构上为一个子集，从而确保所有VXI总线系统的兼容性，同样也可使符合VME总线规范的电路板在电气性能与机械性能上与VXI总线兼容。但是，由于在VXI总线规范中定义了VME总线的数据传输、件裁以及中断的子集，因而限制了标准的VME产品在VXI系统中的应用。另外，电路板尺寸的扩大构成了机械结构的超集。
2.2数据传输总线(DTB)
2.2.1地址修改器
推荐2.2.1：
不要使用VME总线地址修改器规定的“用户定义位”。2.2.2数据传输应答(DTACK)操作规则2.2.1
在数据选通脉冲变成低电平后，受令者应在20us内将DTACK信号或BERR信号拉成低电平。推荐2.2.2
在数据选通脉冲变成低电平后，受令者应在1us内将DTACK信号拉成低电平。规则2.2.2：
在数据选通脉冲变成高电平后，受令者应在5μs内释放DTACK信号和BERR信号。推荐2.2.3：
在数据选通脉冲变成高电平后，受令者应在0.5μs内释放DTACK信号和BERR信号。2.2.3总线定时器操作（BTO）
规则2.2.3：
总线定时器操作时间(BTO)不应小于100us。注意2.2.1：
100us是保证机箱之间通信的最小时间，它使每个机箱可在20us之内响应数据传输。2.3DTB仲裁总线
规则2.3.1：
所有单块板和组件板都应使用或允许通过“总线允许”菊花链。4
推荐2.3.1：
GB/T18471—2001
仲裁器应在4个总线请求/允许级中进行基于优先权的仲裁。2.4优先中断总线
规则2.4.1：
所有单块板和组件板都应使用或允许通过“中断应答”菊花链。2.5公用总线
2.5.1电源监视器
电源监视器是VME总线的一种功能，该功能为在电源接通时确认SYSRESET*线，以及在撤电时使ACFAIL*线和SYSREST*线迅速占有优先权。虽然这是VME总线系统控制器的功能，但当VXI设备由主机箱供电时，必须有这种功能。因此，每一个机箱都必须提供这种功能。规则2.5.1：
每个VXI总线主机箱应提供一个VME总线电源监视器。推荐2.5.1：
当检测到电源故障时，电源监视器应完成：在将SYSREST*驱动至低电平之前，电源监视器应将ACFAIL*驱动为低电平并最少持续8ms；在+5V直流电源降至4.875V以下之前，电源监视器应将ACFAL*驱动为低电平，并最少持续10ms。见VME总线系统规范（版本C.1)图5.4。2.5.2电源引脚
电源引脚规范参见2.8。
2.6电气规范
规则2.6.1：
与P1、P2和P3连接器相连的所有信号导体应符合VME总线规范C.1版本6.1所述的要求。2.6.1P1连接器
P1连接器的引脚定义同VME总线规范（版本C.1)。2.6.2VXI总线子系统P2连接器
VXI总线子系统为仪器定义了P2连接器外侧的两排引脚功能（即用户定义引脚），中间线排引脚的定义遵循VME规范，P2连接器外侧两排在VXI总线系统（不是VXI总线子系统）中，允许改变该定义。不过这个改变应按“分段底板”结构进行，在这里其他VME总线子系统总线，如VSB总线也可以并存。VXI总线子系统是由系统资源模块按照升序由0号槽到12号槽来定义的。VXI总线和VXI子系统总线在VXI总线规范这一条中交替使用。P2连接器的引脚定义见表1、表2。VXI总线P2连接器向模块提供资源信息。在P2连接器上，VXI总线增加了：a）—5.2V，-2V，±24V和附加的+5V电源，b）10MHz差分时钟；
c）2条并行ECL触发线；
d）8条并行TTL触发线；
e）模块识别引脚；
f）12条由生产厂家定义的、连接相邻模块的本地总线，g）50Q终端模拟相加总线。
0号槽模块作为系统资源，为实现对模块识别引脚的中央控制，将P2连接器定义作了修改。在提供这些公用资源的同时，0号槽模块还可以包含其他设备和仪器。5
-TIKAONIKAca
引脚号
GB/T18471—2001
表1P2引脚定义：1号槽～12号槽排a信号助记符
ECLTRGO
ECLTRG1
LBUSA00
LBUSA01
LBUSA02
LBUSA03
LBUSA04
LBUSA05
LBUSA06
LBUSA07
LBUSA08
LBUSA09
LBUSA10www.bzxz.net
LBUSA11
TTLTRGO*
TTLTRG2”
TTLTRG4*
TTLTRG6*
SUMBUS
排b信号助记符
排c信号助记符
CLK10+
CLK10-
LBUSC00
LBUSC01
LBUSA02
LBUSC03
LBUSC04
LBUSC05
LBUSC06
LBUSC07
LBUSC08
LBUSC09
LBUSC10
LBUSC11
TTLTRG1*
TTLTRG3*
TTLTRG5*
TTLTRG7*
—24V
引脚号
CLK10时钟
GB/T18471—2001
2P2引脚定义：0号槽
排a信号助记符
ECLTRGO
ECLTRG1
MODID12
MODID11
MODID10
MODID09
MODID08
MODID07
MODID06
MODID05
MODID04
MODID03
MODID02
MODIDO1
TTLTRGO*
TTLTRG2*
TTLTRG4*
TTLTRG6*
MODIDOO
SUMBUS
排b信号助记符
排c信号助记符
CLK10+
CLK10—
LBUSC00
LBUSC01
LBUSC02
LBUSC03
LBUSC04
LBUSC05
LBUSC06
LBUSC07
LBUSC08
LBUSC09
LBUSC10
LBUSC11
TTLTRG1*
TTLTRG3*
TTLTRG5*
TTLTRG7*
CLK10是一个10MHz的系统时钟，它通过P2连接器由0号槽分配到1～12号槽。0号槽CLK10输出信号是差分ECL信号，经过底板缓冲，作为单源、单目的差分ECL信号分配到各模块插槽。CLK10在每个插槽位置的底板上也经过缓冲，以便提供模块间良好的隔离，减轻模块负载，见图1。规则2.6.2：
0号槽CLK10时钟标称频率应是10MHz，在规定工作温度和时间内，其精度不应低于士0.01%。推荐2.6.1：
0号槽模块的CLK10信号允许通过外部频率源产生。注意2.6.1：
外部频率源可以使用像这样的精密频率参考源，这样有助于多个VX总线主机箱相互同步。规则2.6.3：
在转换电平的50%处测量CLK10时钟频率信号时，其占空比应为50%士5%。7
-nANiiKAca
规则2.6.4：
GB/T18471—2001
如果在不同的时钟源间切换CLK10信号，那么切换期间最小时钟宽度（不论高电平或低电平）不应小于30ns或大于10us。连续两次切换极性相同的信号之间的最小时间间隔不应小于80ns。规则2.6.5：
各插槽的CLK10应由各自的底板上的缓冲器输出来驱动。规则2.6.6：
CLK10信号应从0号槽差分分配。规则2.6.7：
底板上的CLK10信号的印制线阻抗应设计成50Q。
01--12
图1CLK10,MODID和LBUS底板信号传输路径规则2.6.8：
如果模块访问CLK10信号，那么它应在CLK10+和CLK10一上提供50Q终端匹配电阻，加上不超过2个等效的ECL负载。
规则2.6.9：
CLK10时钟信号从0号槽传输到任何模块的绝对延时不应超过8ns。注意2.6.2：
在底板上可以使用单端输入缓冲器或差分输入缓冲器缓冲和扇出CLK10信号。典型的缓冲器为8
10H101或10H116。
2.6.2.2模块识别(MODID)线
GB/T18471—2001
MODID线允许通过物理位置或插槽来识别逻辑设备。这些线源于VXI总线0号槽模块，分配到1号插槽或其他插槽中的模块。每块模块上都有一根识别线，位于P2连接器的A30引脚。在一个配置完整的VXI总线子系统里，0号槽通过12根MODID线与其他模块相连。除了这12根线外，0号槽还有它自己的MODID线（MODIDOO）。MODID线的用途是：a）检测插槽中模块是否存在，即使被检测模块已有故障也不例外b）识别特定设备的物理位置或插槽号；c）用指示器或其他方法指示模块的实际物理位置。每个模块上都有一个与MODID线相连的固定接地电阻，O号槽通过检测MODID电平是否被该电阻下拉为地电平来判断插槽中是否有模块。这种方法适用于所有被测模块，而不论该模块是否损坏或是否加电。
设备的插槽号由0号槽加以识别，0号槽模块保持特定的MODID线，并查询位于各模块A16配置空间内的MODID位，以检测所选设备是否存在。安装在插槽旁边或模块上的指示灯可以指明何时驱动了特定的MODID线，这就可以快速识别出包括故障模块在内的任何模块的位置，参见图2所示加载和驱动MODID线的规则。III.s.C. I mA
规则2.6.10
可禁动决位示灯
ITT . O. L IrA
图2模块ID线
O号槽的每个MODIDxX接收器应遵守VME总线规范中关于加载大电流三态线的规定（《VME总线规范》版本c.1，规则6.14)。规则2.6.11：
0号槽的每个MODIDxx驱动器应遵守VME总线规范中关于驱动标准三态线的规定（《VME总线规范》版本c.1,规则6.15)。
规则2.6.12
每个0号槽模块应在各MODID线和+5V电源线间提供一个16.9kQ的上拉电阻。9
-KAONrKAca
规则2.6.13：
GB/T18471—2001
如果一个非0号槽模块访问MODID线，那么它应提供一个825Q的下拉接地电阻，同时通过其MODID线的漏电流应不大于100μA。注意2.6.3：
16.9k电阻和825Q电阻是1%标准金属膜电阻。规则2.6.14：
VXI总线子系统底板应在MODID00线上提供一个825Q的下拉接地电阻。规则2.6.15：
底板不应从任何MODID线吸收或向任何MODID线灌入大于100μA的漏电流。允许2.6.1：
VXI总线子系统0号槽模块可以驱动其MODID线来点亮自身的模块位置指示灯。注意2.6.4：
当0号槽所有的MODID线驱动器都被禁止时，可以通过读MODIDOO线的状态来检查0号插槽中的模块是否为具有0号槽功能的模块。低状态表示该模块在0号槽位置，高状态表示该模块在其他插槽位置。
2.6.2.3TTL触发线（TTLTRG*0~7)TTLTRG*触发线是用于模块间通信的集电极开路TTL线。包括0号槽模块在内的任何模块都可以驱动这些线，并从这些线上接收信息。这些线是用于发送触发、握手、时钟或逻辑状态等信号的通用线。在用户通过程序分配之前，TTLTRG*线一直处于释放（高）状态。本条规定了同步、半同步、异步以及启/停等标准协议。为了补偿由于无源上拉终端引起的较大的上升时间，这些协议分别规定了触发源和触发接收器的时序要求。在传送逻辑状态时，规定了针对时钟沿的建立时间和保持时间。其他协议可以由生产厂家规定。
注意2.6.5：
VME总线规范（版本C.1)为集电极开路线推荐了一个100Q的系统阻抗。虽然TTLTRG*线会被端接并满足VME总线的驱动和负载要求，但底板上这些TTLTRG*印制线的特性阻抗可能非常接近50Q，这允许ECL印制线共享同一底板层，并可保持底板可加工的层数及元件插入的厚度。这不会明显影响TTLTRG*线的性能。
规则2.6.16：
底板应端接所有TTLTRG*线，参见VME总线规范（版本C.1)中图6-2，标准总线终端。规则2.6.17：
模块与任何TTLTRG*信号线的接口应遵守集电极开路的驱动和加载规定（见VME总线规范版本c.16.4.2.5条)。
规则2.6.18：
在SYSRESET*信号无效后，应在1S之内释放所有的TTLTRG*线驱动器。规则2.6.19：
在单根线组、两根线组或四根线组中，模块应为特定功能分配TTLTRG*线。规则2.6.20：
如果某模块使用单根TTLTRG\线组，那么此模块应由用户编程可与任何TTLTRG\线连接。规则2.6.21：
如果某模块使用两根TTLTRG*线组，那么此模块应由用户编程可与任何确定的TTLTRG*线组对连接。确定的TTLTRG*线组对是线0和线1，线2和线3，线4和线5及线6和线7。规则2.6.22
如果某模块使用4根TTLTRG*线组，那么此模块应由用户编程与任何确定的TTLTRG*四根线10
GB/T18471—2001
组连接。确定的TTLTRG*4根线组是线0、线1、线2和线3及线4、线5、线6和线7。2.6.2.3.1标准TTLTRG*协议
2.6.2.3.1.1TTLTRG*同步(SYNC)触发协议TTLTRG*同步触发协议是一个不需要任何接收器应答的单根线广播触发协议。规则2.6.23
TTLTRG*同步触发信号源应保持一个最小时间为T1的触发脉冲，而释放时间最小为T2，如图3所示。
后寸源
规则2.6.24；
最小信号源保持时间
最小信号源释放时间
TTLTRG*同步触发协议
TTLTRG*同步触发接收器应接收任何保持时间不小于10ns的触发脉冲，且紧跟着一段不小于10 ns的释放时间。
2.6.2.3.1.2TTLTRG\异步(ASYNC)触发协议TTLTRG*异步触发协议是一个双线单信号源、单接收器协议。信号源通过置位分配的TTLTRG*线对中的低编号线开始一次操作，而接收器则通过置位TTLTRG*线对中的高编号线应答。这种触发方式对VXI总线模块和外部仪器间的握手，或对VXI总线主机箱之间的握手都是有用的。规则2.6.25
执行TTLTRG*异步触发协议的模块应在TTLTRG*线对中的低编号线上产生信号。规则2.6.26：
执行TTLTRG*异步触发协议的模块应在TTLTRG*线对中的高编号线上应答。规则2.6.27：
如果模块执行TTLTRG*异步触发协议，那么它应满足图4所示的时序要求。规则2.6.28：
TTLTRG*异步触发信号源或接收器应接收任何保持时间不小于10ns的触发脉冲，且紧跟着一段不小于10ns的释放时间。
2.6.2.3.1.3TTLTRG\线时钟传送TTLTRG*线可以用于时钟信号传送。规则2.6.29：
如果某根TTLTRG*线用于时钟传送，那么它应满足TTLTRG*同步触发协议中所规定的时序要求。
-TKAONKAca
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。