本标准给出了下列各类或各分类器件的标准：——组合和时序数字电路；——存储器集成电路；——微处理器集成电路；——电荷转移器件。 GB/T 17574-1998 半导体器件 集成电路 第2部分:数字集成电路 GB/T17574-1998 标准下载解压密码：www.bzxz.net

GB/T 175741998
本标准等同采历国际电工委员会标准IEC:748-2:19851半导体器件集成电路第！部分：数字集
成电路》及修改单（1993)进行编写。本标准的编制将促进我国半导体数字集成电路的国际贸易、技术却经济交流本标推引用的GB/T17573&率导体器件分立器件和集成电路第1部分
总则和（BT
16464—1996半导体器件集成电路第1部分总则》分别等同采用IEC7471:1083及1993年的修订和IEC：748-1:1934及1993年的两次修订。本标滩由中华人民共利国电子工业部提出。本标准由全国集成电路标准化分技术委员会归口。本标准起卓单位：电子工业部标准化研究所。本标准主要起草人：中燕荣、张宏图。(1BT17574—1998
IEC前言
1）IE(国际电工委员会)在技术例题二的正式决议或协议,是由对这些问题特别关切的[再家委员会参加的技术委员会制定的，对所涉及的问题尽可能地代表了菌际上的致意见。2）这些决设戒协议，以推荐标准的形式供国际上使用：并在此意义上为各国家委员会所认川3）为了促进因际上的统,IEC:希望各国家委员会在术国条件许可的情况下，采用IE标准的文本作为其国家标准，EC标准与相成国家标推之间的差异，减尽可能在国家标准指明，IEC序言
本标推由 IEC TC 半导体器件制订。[Fc:748-2构成了集成电路通用标IEC748的第—部分水标与IEC747-1利1EC748-1通用标准构成了数字架成电路的标准，TC471982年9月在伦敦召开会议,批准了释标推IFC147和TFC148按器件分类，重新编排整理的方案。因为所有组成部分预光已经按照六个月法或两个月程序丧决批推，不再重新丧决。标准IEC147和IFC148中涉皮集成电路的内容已包括在IFC747-1和IEC748标准r标洲IEC[47-5和IEC117-FA中涉及机械和气续测试力法的内容已包括在IFC:719析准中由于TC47的T.作连续性以及考虑集成电路领域的发展，通过修订和补充文件以保证标准的先进本标准完全替代IEC117-1I>和TFC147-21.标准的内容。1引
中华人民共和国国家标准
半导体器件
集成电路
第2部分：数字集成电路
Semicanductar devices
Integrated eircuies
Part 2: Digital integratedf eircufts第Ｉ篇总
GB/T 17574 1998
id1 IEC: 748-2: 1985
通，本标准需要与GB/T175731998和GB/T164641996标准：-起使。在GB/T17573和GB/T16464标准中，可查到下列的全部基本资料：—-术语；
文孚符号：
二—其本额定值和特性：
测试方法
接收和可靠性，
2范围
本标准给出了下列备类或务分类器件的标准：组合和时序数字电路：
存储器集成电路：
微处理器集成电路：
一 电荷转移器件。
第 I篇术语和文字符号
1组合和时序集成电路的术语
1.1通用术语
信号是借息的物理表示。数字信号是与时间有关的物理量的状态或变化.这个物理量具有数H有跟的儿下不重登的值域。数字信号可用于信息的传输或信息处理，考虑到实际情况，下面选择了些简化的定义。对\数字电路，一般不会产尘误或歧义。11数字信号digital signal
不重登值域为有限的随耐间变化的物理量,用于信息的传输和处理，国家质量技术监督局 1998 - 11 - 17 批准1999-06-01实施
1物埋基可以是电差,电流或抗等GB/T175741998
三点主便起见，每个值域可用单一数值表示例好标称俏。1.1.2
二进制信号binarysignal
有两个可能位域的数字信号，
：为方便起见，择个值域可日单一数值衣示，例妞标称值，1.1.3（二进制信号的）低值域low rnnge(olabinary signal)二逆制信号的最低正电平(高负电)的范围法：这·个范围通常用L值域\表示.此范围闪的中平用\L-电平“表示，1. 1. 4 (_进制信导的高值域 high rangetof a hin.ury signal)避将信的最高正心平(最低负电平)的范周。注：这个范国通常用\H值域\表示，此范用内的电平用\II-中乎\表示：1. 1.5输入端 input terminal
一种在其」施圳信号，可直接地改变电路的输出组态(输出图形)，或过改变电路邓其他引出端的响应方式、间接改变电路输出组态(输出图形)的引出端：1. 1.6 三态输 three-state cutput在高电平和低电半时呈相对的低阻抗的源或沉，H在适当的输入条件下，提供近似开路的高阻态的逆制电路的输出。
注，在功能表利功能（时序的>图黑.问缩写\2\衣示高阻态！1. 2与功能有关的术语
1.2. 1（一进制电路的）输入阻态(输人图形）input configuratian （input petrer）（o a binarycircuit)
弃给定验间，输入端上低电子和高电的组合1.2.2（-进制电路的)输出组态（输出图形）oulpur conliguration(aput paltern）(of binaty cirruit
在给是凝间，输比端上低电平和高电的组合。注，当不致产守岐文时输出组态（输出离修可用出路指定输出端（考输出端的常号电平（低电平茂商电平）来装示．
.2.3功能衣function table
而来示数电路的输入端和输出端的数字信值之间的必需的或叮能的关系，旦这些数学信号值叫以直接用电量值表求，也可脚已规定电学个义的等号例如一进制电路的1.和H来表示的表达与法：
通常：
每列给出数字电路的---个辅人端上或…-个箱出端上数字信孕值：避行给出输人端上数信号值改出端上所产生的数字信号的结果值：如果输出端上数字信号值尽天确定时，则应用问号表示；如果输人端上数字信号值不起作月时,则应用符号\L/H\或\X”表示。1.2.4真值表（表示数子变量间的关系）truth table(fora relation hetweendigital variabl=s）吊袁格米表示一个或多个数字自变量与一个或多个数字国变量之间的理辑关系。即对于数字门变些道的每种可能的组合,给山相对应的数字因变量值的表示方法。注：将“功能安\和“真值表”区别并来是必要的，因为定一个数字起路可依据数字白变母对数字电参录哦假的任意选择.可以完战儿种不司的逻解操作、1.2.5激励excitatinn
种输入组态(输入图形),或输入组态(翁人图形)的变化。其作用能够直接或与已存在的预备态GE/T17574-1998
一起改变的电路输出组态（输出图形）或者使电路进人预备状态；或否取消敦收变已李作的预备点态。注
给定敲励的单复或反复不-定产生相同的结某。某些情况下、激即使已建立的输出组态(辅出图形)保持大变。1.2.6(时序电路数字输入信号的）有效电平active levcl（cladigitalinputwignal toacuentia]circuit)
能产生激励的数字输人信孕的咆平。1.2.7（时序电路数字输入信号的）有效转换activetransition（ofadigital inputsignal1(nsegueatial citcuit?
种数字输入信号从一个电平到另“个电产，并能产生激励的转换，注：有效转换也可能受信亏斜率的限制。1.2.8（时序电路的）稳定输l组态（输出图形）table outpul configuration(output pattern>《of a scquenial citeuit)
一种在产生它的激励或维持它的任例其他激励被非激励的输入组态（输人图形）代替后，或者车没有激励的情况下，仍保持不变的电路输出态（出图形），注：任何由于不希望的电窃，存时间和传输时间等作用而造成短时间的输出组态(输出用修)不以专想1.2.9（时序电路的）伪稳定输出组态（输出形）pseudo-stableoutputLonfiguratian(outputpat-fern)(of a sequential circuit)种在产生它的激谢或维持它的其他激励被非激励的输入组态（输入图形》代替后，则不再续存在的输出组态(翰出图形)。
注：任何中不希望的电容、存贮时间和传输时问等作用内造成短时间的输出组态（输出尚形）不了于以受谢1.2.10《时序电路的）亚稳定输品组态（输出图形）meta stableantput conifigurrrion（outpunlpattern)(of a sequential circuit)·种在施加适当的激痴之后，仅在有限的延续时闻内存在的输出组态（输出图形)。注
死稳定输出组态（输出图形)前延续对间取决了电路的设计，以及产牛该输出组态（输出图形的激励的持减所问，还可能受后续激断的影，
？忙何出于不举墓的电睿，存储时间和传输所间等作用而避成翘时闻的输出组态（输出图形）不产以虑。1.2.11功能（时序）矩阵function（sequential）matrix一种列有若十输入，并对于每种输入组态可给出可能产生的输出组态，H在其上可首接读出从命-个输入组态转变为其他输入组态而产生的输出组态表。注：适当时，用矩降除加数据或所涉及时间条件（例如：为产车个预期的新的输出组态，输入电平的缺换间、输人组态的延迟时间的详细内容求完善功能（时序》短。1.2.12预备输入端preparatory input terminal--种输人端.在该端施加数字信号可以改变地路对其他输人端上的信号的响应，而不直接引起电路的输出组态(输出图形)的变化。1.2.13允诈输入enableinpul
一种输人，当它有效时·允许-一个或多个规定操作开始执行注
1“允许\的信号可以是这择：
）当它维待作“个规定的电平时，允许执行个或多个操作：或者b》锁存操作在\允准\信号撤除之后，该操作持续进行。“允许”是--人通用太语而要时，可以形满当的补充说明限定。1.2.14片允许输入chip nableinputG6/T175741998
-种允许输入，当甚无效时，使集成出路逆入降功率等待状态，1.2. 15片选输入cnip-select inpul种允许输入，当其无效时，翌止集成电降输入和输出数据。1.2.15输出允许输人．outnt enahie iput·种充许输入，当其无效，止集成电路输出数据.注：当没有允许缩入时，输出将毕现山低电平高电平或悬室缺态（高阻态）取决于电路的特殊设计:.2. 17 与允许输入 write-enahle input一种输入，当H有效时：允许数据进人存储器，1. 2. 18 不允许输人;禁输入disable input;inhibit inpul一种输人，当其有效时.组止执行一个或多个规定操作法
1这两个术语的史H可根据对\允许输人“是强调互还县强训否定来法择，2元许输入无效时·能禁[或阻止在它有效时所充许的操作：相反地，不充许输入无效对，能许川凸它扫效时听阻止的操作执行
1.2. 19 电平工作输入 levil operated input一钟输人，只要其保持在个有效的电1就持续起作用（引起激励）1.2.20 转换工作输人 transition-operated itup.1钟仅在转换的两个斤向之是有效的(产牛激励)输入或者仅从‘个电半例个也「的转换速率足够人时才能引起激励的种输人。1.2.21置位set
（1）（ISO))使计数器进入衍合舰定数的状态。（2）（IS0)使存储露件置人随常不表示零的规定状态注：与\妄位\相友
1.2.22复位fesct
（1）（IS())使计数器进入符合规定剂始数的状态。（2）（ISO)使存储器件恢复到规定的不必一定表示零的初始状态法：与“骨位”相度。
1.3电路类型
1,3.1数字电路digital circuit俊荣输人端和输出端的数学信号进行工作的电路注
！本定义中，“输入端“和“输步菊\不包括静添电源端。2在-些数牢电路中，例郊某些类型的非稳态电路，其入端不必存在1.3.2进制电路btnary cirurt
用二进制信号工作的“种数字电路。注；二进制培号的各对值域在不同的端可以是不同的。1.3.3组合（数学）电路tombinaitorial(digital）circui对于输入端上数字信导的每一种可能的组合，其输出端仅存在种数字信号纸合的效数字电路1,3.4时序（数字）电路scqucntial(digital）cicuit在其输人端上至少存在种数字信号的组合，相应的输出端存在-种以上的数罕信均乱合的数子电路。
：输出端上的这些组合山先前的状态（内部存储，延迟等结某)次定。1.3.5基本组合电路elementary combinatarial cirruit只有一个输所端·并当加到各输人端上的信号全部为高出半或全部为低出平,输出信号个能其有在GH/T 17574- -1998
功能表中仅出现-次住的.二进制组合(数字)地路。四于[企功能丧十仅出现-次的}输出信号的值可以是高电,也可以是低也平,所以共有四类基术组合良路按熙布尔代数二进制值0和）对应信号值1.和H的赋值，明以用西类基本组合此路完成与、这，与非、成事的源辑操作。
2非基本组合电路可由连接若十基本组合库路或连接若干带反相器的基本组合中路构或，1.3.6双稳态电路bistahle rircuit一种仅有两个稳定的输出组态（输出图形）的时序电路。注
可根据有效的边意定和亚定输出组态（输出图形)的数日和种类以及从一个虑定输点组态式号一个虑造辅！组态的转变所要求的适当激质的数将这个人类分成几个小类。双稳态电路的稳定输出组态(摘出图形》可击登考输出端的低电平或高电下来农示。3：术语\双稳态电路”作为·般术语，覆益了仅打两个稳定输出组态的所有所序电路当不致引起歧义或识解时，这个术语也可用于双稳态电路的任何类，特别是.伴导激动双径.急电路通常用缩写术语-双登态电路”
1.3.6.1还沿触发（转换工作）双稳态电路cdgetriggered（uransition-opcrated)bistablecircuil具有一个或多个转换工作输人的双稳态电路。1.3.6.2脉触发双稳态电路pulse-triggeredbistablecircuit要求在其预备输人上建文一个相对十触发输入端施加第一次转换信号的信号，并使该信号保持到柑对」在同一触发输入端上第二次能使输出改变状态的转换信号发尘的双稳态电路。注：这--定义不择除最小建立时问和（或)保情时间可能是页的1.3.6.3数据锁定双稳态电路data-lock-outListable circuit要求在其预备输入端上建立并保持个对于触发输人信号转换，不使输出改变状态的信号的效稳查电路：
1.3.7单稳态电路 monostable circuit仅有个稳定输出组态(输止阁形)的时序电路。注
1这个定义层以最通用的形式给出的，现作便用的术语\单稳态电路\齐的是除稳定输出组态（婚品图影)外.至少存在一个亚稳定辑出组态(输出图形)的情况。2-股这种电路有一个或多个亚稳定和（或)伪稳定输出组态(输出图形）。1.3.B扩展电路expandcr circuir可以用米增加关联电路的同等作用的输入端数，而不改变关联电路功能的辅助电路1.3.9二进制反相器hinaryinvericr--种只有个输入端和一个输出端，当输入端的信号值是.(H>吋,输出端的信号值为H(I.>的-电路、
1.3.10主-从结构tmaster-slave arrangement种两^双稳态电路的结构，其中一个称为“从\的电路再现另一个称为“主”的电路的输出状态：通过适当的信号可以实现从“主\到\从\的信号专输。1.3.11寄存器register
可以接收、存储和取出借息的双稳态电路组成的电路。注，寄序器可以成为存储器的一部分，月有定的容景。1.3.12移位寄存器shifttegister一种借助适当的控制信号，可以在连的双稳态电路间按预定的顺序传送信息的寄孕器，1.3.13计数器countcr
-补用来存储数的时序出路，可使存储的数按包括1的给定常数增加或减少。GB/T175741998
1.3.14数字还码器（集成略）cigitallea:odertintegratedcircuit）主起辑元件（或等效元件）组成，能按照输入信号的组含洗择个或多个输山通道的电踏1.3.15编程翅辑阵列programmablelogic:arrary(PLA）种兵有定的内部写连图形的祖合巡辑元件（电路）阵列组成的集成电路，该内部定连图形订在电路制成后连接或断开，以定成特定的逻辑均能，注：典型的PIA是驱动若“或\门的\与\门组。1.4与额定值和特性有关的术语
1.4.1（输人）阅值电(input)threshald voliage一种当入电压值超过它时，能够改变输出逻辑状态的输入电压电平。注：资料中通常使用的术“满后\指的是正向调值电压和负向阔值电压之差，V... - V.. V..
或-VirVrn
1-4.1.1正向<输人>阅值电压Vit++Vin:positive-goingtinput)hresholdvoltngV.p输人电压.上升时的输入阀值电压，注1见 1. 4. 1 的统,
1.4.1.2负向(输人>阀值电压V.r,Vmnnegative-going1.4.2（双极型数字电路的）输入负载系数inputloadingfsctrtafabipolardigitalc:reuit）数字电路规定输人端的输入电流与选作参负载的特定电路的输入电流之比而得到系数：参考的载的选择应尽可能使得输入负载系数成为整数。1.4.3（双极型数字电路的）输出负载能力outputloadingcapabilityiofahipabardigiialcircuit）数字申路规定输出端的最大翰出电流与选作参考负载的特定电路的输入电流之比。法：参考负载的选拆，应尽可能使愉出负教能力成为·个整数。1.4.4建立时间set-np time
从舰定的输人端施加上需保持的信号开始，到与另一个输入端上随之发生规定的有效转换之闻的时简隔。
1建立时间是主信号电平较换范围内+测试两个信号量通过规定值的瞬时之间时间创隔。建立时间最两个信号间的实际时间可能不足以完成两期的结果。其地小值规定为保证数产电路1确操作所落要2
的般知时间间隔。
3建立时间可能是一个负值，在这种齿况下，最小值为保证数字电路的正确操作所需婴的最长时间间隔（在有效转接和其他信号开始作用之间）
1. 4. 5 保持时间 hold timc
规定的输入端上的信号作另·个规定的输入端发生有效转换之后仍保持不变的讨间问隔。汁
1保持时间是在信号也转须范函内，测试两个信号量通过规定值的瞬时时间间隔。2保球时间是两个信号间的实际时可。可能不足以完滤预期的继果。其最小值划定为保证数中路正确操作所带要的最短时问障，
保持时句可能是，个负直，在这肿情况下.最小值为保证数字化路的正确操作所要的最长时间间障（在有效转换和其他信弓开始作用之间)。
1.4.6分辨时间rcsolution time施如在间一个输入鞘上的“个输入脉冲的终止到下一个输人脉冲的开始之间的时间间隔。淮
1分摊时司是在信寸电平转换范周内，测试输入信号望通过就定值的瞬时时间间限GB/T 17574--1998
2分辨时问是两个球冲间的实系时问可能不足以完或预期结果，其最小值规定为保证数宁电路止操作所案要的最逝时间问陷，
1.4.7高电平到低也平（低电平到高电平传输时间high-leveltolow-level(low-levclnhaghlevel）propagation time
当用规定类型的典型器件驱动被测器件和作被测器件的负载，输出向低电平（高电）变化时.输人球冲与输出脉冲上规定参考点之间的时间间隔。1企某些情况下，为丁测试，叫用规定的等效网路来代替驱动电路和负载电路，？在输入低值城的上限和输入高值域的下限之间的乎均值通常用作为规定的参考平，1.4.8高电平到低电平（低电下到高电平）的转换时间high-leveltolow-level(low-level t:sbighlevtl)transition lims
即定纳输入信号通过特定网络加于电路，且出接另外的特定网络作为负载，输口间低电（高心平)变化时，输出脉冲沿上规定参考点之间的时间间隔。.4. 9 允许时间enable time
从允许信号转换的规定点到表示预定操作开始的输出波形上规定点之间的时问间隔：1.4.10禁止时间disable timewww.bzxz.net
从禁山信号的转换的规定点到表示受禁止信号响的操作中止的输出波形上规定点之间的时闭间1.4.11(三态输出的)输出允许时问outputenabletime(ofa three-stateoutput)当一态输出从高阻态（截止态》向规定的有效电平（高或低）转变时，输入和输山电H波形上现参号点之间的时间问隔。
1.4.12（三态输ti的）输出禁止时间ourputdisabletime(ofathree-state output）当三态辐出从规定的有效电平（高或低）向高阻态（截止态)转变时，输入和输出电出波形1：规定参考点之间的时间间痫，
1.4.13脉冲持续时间（脉宽）pulseduratian(width）脉冲波形的两个转换的舰定参考点之问的时可间隔1.4.14有效时间walid timc
一个时间间隔，在该时问问限内输出信号是有效的，或输人信导必须是有效的。1.4.15输出数据有效时间utput data-valid tinc输出数据在输入条件变化后仍持续有效的时间间隔，在这一时间间隔结束时·输入条件的变化能出起输出数据的改变，
1.4.16（二进制电路的）等效输人（输出）电容eyuivalentinput(outputJcapacitance(ofahinurycir-tuit)
一种和二进制电路输入（输出)容抗部分一样对数字信号的波形产生等效作用的分立电容群的电1.5锁定术语
1.5.1锁定态latch-up state
由输入，输出或电源的过压触发：·寄生四层双极结构而产生的低阻抗导通状态，此状态下维持近两牛的流。
江：在锁定态时.器件不能工作。1.5.2锁定效应ylatch-up effect引发锁定态的过程。
1.5.3锁定态电压lalch-upgtatevoltage(VeerLVona）GB/F 175741998
当集成电路处于锁定态时，在规定的心流下，集成电路电源端间的电压，1.5.4锁电流lateh·up curentt.i.l.使集成电路避入锁定状态的流人或流出所规定引山端的最小电流，2示例
2.1基本纠合电路
2.1.1基本组合电路的类型和功能表a)I-与+H-或胞路
1.1...- *1.
带有1的红合
hE与非,H-或非电路
LII. + -I. -
带有H的所有组会
c:H-与,L-或电路
Hhh- -h- .
有 E. 的所有组合
lH 与非,L 或非电路
Hhh. -h..
带有 L 的所有组合
e）进制反相器
2.1.2用基本组台电路实现的逻辑运算（根据信号位I和H对布尔代数的二逃制值和【两钟可能斌镇）
L-,H-或
1-与非,H-或非
.-或,H-
T.非,H-与非
GB/T17574-1998
2.2以文字符号的示例来丧述描马双稳态电路和有关时序数字电路的原则提供表示(时序的)功能矩阵的断种不同方式。2.2.t绪言
2.2.1.1如果施加到输入端的信号在商电平时有效,或在从低电平向高电平转换时有效.则用来表示输入的字母是不带横线的。例如.R,S,J-..….*.如果施加到输入端的号在低电半时有效（即在高电平时无效).或在从高电平间低电平转换时有效（即从低电平向高电平转换时无效),那么用来表示输入的字母是带横线的。例如：RS.J..在电平转换工作的电路情况下，上述规定导致矛盾的指示时，则应以转换工作为优先，2.2. 1.2 双稳态电路的输出端由 Q或 Q'表示,此处 Q是参考输出端。2.2.1.3正常情况下,在双稳态电路的两个稳定的输出组态（输出图形）上,Q和Q端上的电平是互补的，
伪稳定输出组态(输出图形)由字母H或L或它们的组合,米表示,许填入字母RS 店的括导里。始果在伪愁定辅山组态（山图形中，Q和Q端的电平是互补的，则同时使用字母H和1.第-个母指示Q端平。
如果在伪稳定输出组态(输出图形)中，Q和Q*蹦的电平是相同的，则仅用一个字母英指示这些电平。
例如.RS(H),RS(L),RS(HL),RS(LH)如果役有要求，括号和其间的字母可以省略。2. 2.1.4RS,RGSs,JK,J-K1等的所有其他类型电略,可以与下述例子相似的方式描述。2.2.2电路
2.2.2.1RS(L)电路
一种具有两个电平工作输入端R和S电路，每个输入信号仪在高电平时才是有效的。输人组态（输入图形）(R,S)二(I,H)产生输出组态（输出图形）Q,Q)=(H.L)。S端输入信号回到低电平不产生任何影响，
输入组态(输入图形)(R,S)=(H,L)产生输出组态(输出围形)(QQ\)=(L,H)，R端输入信号回到低电平不产生任何影响。
输入组态（输入图形）(R，S)=（H,H)产生伪稳定输出组态（输图形》Q，Q\）=（L,1.）。两个输入信号同时从高电平间到低电平产生不确定的输山组态(输出图形)。注;在其些情况下,由于技术原因,输入组态(輪人图形)(R,S)(H,H)是不充许的。功能(时序的)矩阵
定范图：
2.2.2.2RS(H)电路
GB/T 17574 1998
图1(完）
一种具有两个电平T作输入端尺和S的电路，每个输人信仪在低电平时才尽有效的输入纽态（输入图形)(R.3)=(H,I.)产生输山组态(输出图形)(Q,Q*)=(H.L)。S端输人信号回到高电平不产生影响。
输入组态（输入图形)(R.S)=(L.,H)产生输组态(输出图形1(QQ*）-（LH）。R端输人信号到高电平时示产生影响，
输入组态（输入图形）（，)=(L..I.)产生伪稳定输出组态（输出图形）(Q,Q\）一（HI.H)。两个输人信号同时从低电回到高电乎时产生不确定的输山组态(输出图形）。注：在莱些情况下，用下技术原，输入纠态(人图形S)=（LIL)是不允许的。功能(时序的;矩阵；
定时图：
小提示：此标准内容仅展示完整标准里的部分截取内容，若需要完整标准请到上方自行免费下载完整标准文档。